

جزوهٔ آموزشی مهندسی الکترونیک | ELECTRONICS GUIDE

راهبری کارت‌های eMMC با رابط SDMMC پرسرعت در میکروکنترلر CH32H417

از تعریف پین‌های رابط، طراحی مدار هسته و راهنمای چیدمان PCB، تا مبانی پروتکل فرمان–پاسخ، پیکربندی رجیسترهای درایور و تنظیم تایمینگ، همراه با چهار روند گام‌به‌گام High Speed SDR/DDR، HS200 و HS400

در این جزوه، ترجمهٔ فارسی سند رسمی AN22000 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را می‌خوانید: کارت eMMC با یکپارچه‌سازی NAND Flash و کنترلر در رابط استاندارد MMC، گزینه‌ای نخست برای حافظهٔ حجیم میان‌بسته است. کنترلر میزبان SDMMC در CH32H417 کاملاً با پروتکل eMMC سازگار است و با ساعت تا 200MHz، خواندن و نوشتن پرسرعت داده را فراهم می‌کند؛ ارتباط در حالت اسلیو نیز پوشش داده شده است.

میکروکنترلر CH32H417 | SDMMC / eMMC | High Speed SDR / DDR | HS200 / HS400

سخت‌افزار و مسیرکشی PCB | قالب فرمان و پاسخ | درخت ساعت و تایمینگ | درایور و وقفه‌ها

ترجمهٔ فارسی AN22000 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۴

۲ بخش ۱ | معرفی ۴

1.1 معرفی تراشهٔ CH32H417 ..... ۴
1.2 مفاهیم SD، SDMMC و eMMC ۴
1.3 معرفی پروتکل ۵
1.4 شرح اصطلاحات رایج ۵

۳ بخش ۲ | طراحی سخت‌افزار و مشخصات رابط ۶

2.1 تعریف پین‌های رابط ۶
2.2 طراحی مدار هسته ۶
2.3 راهنمای چیدمان و مسیرکشی PCB ۸

۴ بخش ۳ | مبانی پروتکل ۸

3.1 قالب فرمان ۸
3.2 قالب پاسخ ۹
3.3 قالب بستهٔ داده ۹

۵ بخش ۴ | توسعهٔ درایور نرم‌افزاری ۹

4.1 پیکربندی مقداردهی اولیه ۹
4.2 پیکربندی فرمان ۱۲
4.3 پیکربندی داده ۱۲
4.4 تنظیم تایمینگ ۱۳
4.5 پیکربندی وقفه ۱۵

۶ بخش ۵ | نمونهٔ روند درایو eMMC ۱۶

5.1 روند پیکربندی High Speed SDR ۱۶
5.2 روند پیکربندی High Speed DDR ۱۹
5.3 روند پیکربندی HS200 ..... ۱۹
5.4 روند پیکربندی HS400 ..... ۱۹

۷ تاریخچهٔ نسخه‌ها و بیانیه ۲۰

۸ واژگان کلیدی (واژه‌نامهٔ فنی) ۲۰

فهرست شکل‌ها، جدول‌ها و کدها

شکل ۲-۱ نمودار سیم‌کشی کارت eMMC ۷
شکل ۲-۲ نقشهٔ PCB مسیرکشی هم‌طول ارتباط مستر–اسلیو ۸
شکل ۴-۱ درخت ساعت SDMMC ۱۱
شکل ۴-۲ نمودار تایمینگ حالت SDR ۱۴
شکل ۴-۳ نمودار تایمینگ حالت DDR ۱۵

جدول ۳-۲ قالب پاسخ ۹
جدول ۴-۱ پیکربندی مقداردهی اولیهٔ پین‌ها ۱۰
جدول ۵-۱ حالت‌های eMMC ۱۶
جدول ۵-۲ اطلاعات CID ۱۷

جدول ۲-۱ تعریف رابط SDMMC ۶
جدول ۲-۲ پین‌های نگاشت‌شدهٔ SDMMC ۷
جدول ۳-۱ قالب فرمان ۸

چکیده — کارت چندرسانه‌ای میان‌بسته eMMC حافظهٔ NAND Flash و کنترلر را در یک پکلهٔ استاندارد با رابط MMC گرد هم می‌آورد و به‌واسطهٔ یکپارچگی بالا، اتکاپذیری و درایور نرم‌افزاری ساده، یکی از گزینه‌های نخست برای حافظهٔ حجیم در سامانه‌های میان‌بسته است. این سند نشان می‌دهد چگونه کنترلر میزبان SDMMC میکروکنترلر CH32H417 — سازگار با پروتکل eMMC و ساعت تا 200MHz — برای درایو کارت eMMC و ارتباط در حالت اسلیو پیکربندی می‌شود؛ از تعریف پین‌ها و طراحی سخت‌افزار تا قالب فرمان/پاسخ، پیکربندی رجیسترها، تنظیم تایمینگ و چهار روند کامل راه‌اندازی High Speed SDR، High Speed DDR، HS200 و HS400.

مقدمه

توضیحات و دامنهٔ کاربرد

این یادداشت کاربردی به‌تفصیل شرح می‌دهد که چگونه می‌توان با رابط SDMMC پرسرعتِ میکروکنترلر RISC-V با کارایی بالا CH32H417 ساختهٔ شرکت WCH، کارت چندرسانه‌ای میان‌بسته (eMMC) را درایو کرد و ارتباط در حالت اسلیو را برقرار ساخت. eMMC حافظهٔ NAND Flash و کنترلر را یکپارچه می‌کند و رابط استاندارد MMC را به کار می‌گیرد؛ از این رو یکپارچگی بالا، اتکاپذیری بالا و شیوهٔ درایو نرم‌افزاری ساده‌شده را فراهم می‌آورد و از گزینه‌های نخست برای حافظهٔ حجیم میان‌بسته به شمار می‌رود. کنترلر میزبان SDMMC در CH32H417 کاملاً با پروتکل eMMC سازگار است و با پشتیبانی از فرکانس ساعت تا 200MHz، خواندن و نوشتن پرسرعت داده را ممکن می‌سازد. این سند نیز حولِ معرفی رابط SDMMC، طراحی سخت‌افزاری رابط، مبانی پروتکل و پیکربندی درایور نرم‌افزاری، شرح مفصل دارد.

جدول ۱ دامنهٔ کاربرد سند

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	CH32H417

بخش ۱

معرفی

۱.۱ معرفی تراشهٔ CH32H417

CH32H417 میکروکنترلر همگانی‌منظورهٔ میان‌بسته‌ای است که بر پایهٔ طراحی دو هسته‌ایِ Qingke RISC-V5F و RISC-V3F ساخته شده است. این تراشه یک کنترلر میزبان SDMMC کامل (سازگار با پروتکل‌های SD/MMC/SDIO) را در خود جای داده است؛ این کنترلر از دستگاه‌های eMMC پشتیبانی می‌کند، می‌توان آن را برای کار در حالت گذرگاه ۱ بیتی، ۴ بیتی یا ۸ بیتی پیکربندی کرد و بیشترین فرکانس ساعت ارتباط آن به 200MHz می‌رسد؛ بنیاد سخت‌افزاری لازم برای ذخیرهٔ داده‌های حجیم را فراهم می‌آورد.

۱.۲ مفاهیم SD، SDMMC و eMMC

- SD Card (Secure Digital Memory Card): کارت فلشی که از استاندارد SD پیروی می‌کند و عمدتاً برای ذخیرهٔ داده به کار می‌رود. پروتکل آن عمدتاً سه لایهٔ فیزیکی (Physical Layer)، لایهٔ سیستم فایل (File System Layer) و لایهٔ کاربرد (Application Layer) را در بر می‌گیرد.

- (SD/EMMC Controller) SDMMC: استاندارد رابطی که بر بستر استاندارد SD گسترش یافته و به دستگاه‌ها اجازه می‌دهد در عین اشتراکِ رابط SD، کارکردهای افزوده‌ای را پیاده کنند. متداول‌ترین دستگاه‌های رابط SDMMC شامل ماژول‌های Wi-Fi، ماژول‌های بلوتوث و ماژول‌های GPS و مانند آن‌هاست. پس از مقداردهی اولیهٔ دستگاه SDMMC، میزبان می‌تواند با فرمان‌های ویژهٔ ورودی/خروجی (I/O) با واحدهای کارکردی آن (Function) ارتباط برقرار کند؛ نه صرفاً خواندن و نوشتن سادهٔ بلوکی.
- (embedded MultiMediaCard) eMMC: راه‌حل ذخیره‌سازی میان‌بسته‌ای که رابط MMC، حافظهٔ NAND Flash و کنترلر اصلی را در یک پکلهٔ BGA یکپارچه می‌کند. این راه‌حل پیچیدگی مدیریت NAND را از میزبان پنهان می‌کند و رابط دستگاه بلوکی مشابه کارت SD فراهم می‌آورد؛ اما تعریف پین‌ها و بخشی از ویژگی‌های پیشرفته تفاوت دارد.

◆ ۱.۳ معرفی پروتکل

پروتکل SD از شیوهٔ ارتباط سریال مستر–اسلیو و از نوع فرمان–پاسخ بهره می‌گیرد.

- توپولوژی گذرگاه: اتصال یک میزبان (Host) به چند دستگاه اسلیو (Card) پشتیبانی می‌شود و آدرس‌دهی از طریق نشانی دستگاه (RCA) انجام می‌گیرد.
- کانال‌های ارتباط: سه خط CMD، DAT و CLK؛ شرح هر یک در ادامه آمده است:
- خط CMD: برای انتقال دوسویهٔ فرمان‌ها و پاسخ‌ها به کار می‌رود. این سیگنال یک کانال فرمان دوسویه برای مقداردهی اولیه و انتقال فرمان‌های دستگاه است. سیگنال CMD دو حالت کاری دارد: در حالت مقداردهی اولیه به‌صورت بازتخلیه (Open-Drain) و برای انتقال سریع فرمان‌ها به‌صورت پوش-پول کار می‌کند. فرمان‌ها از کنترلر میزبان به دستگاه اسلیو ارسال می‌شوند و پاسخ‌ها از دستگاه اسلیو به میزبان برمی‌گردند.
- خط DAT: برای انتقال دوسویهٔ داده به کار می‌رود و از حالت‌های ۱ بیتی، ۴ بیتی و ۸ بیتی پشتیبانی می‌کند.
- خط CLK: ساعت همگام‌سازی برای همهٔ انتقال‌ها را میزبان تولید می‌کند. در هر دور ساعت، یک بیت روی خط CMD و یک بیت (1x) یا دو بیت (2x) روی همهٔ خط‌های DAT منتقل می‌شود؛ فرکانس نیز می‌تواند از صفر تا بیشترین فرکانس ساعت تغییر کند.
- حالت‌های انتقال داده: به نرخ دادهٔ تکی (SDR) و نرخ دادهٔ دوگانه (DDR) تقسیم می‌شود.

◆ ۱.۴ شرح اصطلاحات رایج

- (Relative Card Address) RCA: نشانی نسبی‌ای که میزبان در جریان مقداردهی اولیه به کارت اختصاص می‌دهد و برای آدرس‌دهی‌های بعدی به کار می‌رود.
- (Card Identification Number) CID: شناسهٔ یکتای کارت که شامل سازنده، شمارهٔ سری و مانند آن است.
- (Card Specific Data) CSD: داده‌های ویژگی کارت؛ شامل ظرفیت، اندازهٔ بلوک، بیشترین سرعت انتقال پشتیبانی‌شده و مانند آن.
- (Operating Conditions Register) OCR: ثبت شرایط عملکرد؛ شامل دامنهٔ ولتاژ کارت و اطلاعات حالت‌های پشتیبانی‌شده.

- Block (بلوک): کوچک‌ترین واحد منطقی خواندن و نوشتن کارت eMMC که معمولاً 512 بایت است.

بخش ۲

طراحی سخت‌افزار و مشخصات رابط

◆ ۲.۱ تعریف پین‌های رابط


رابط SDMMC در مجموع ۱۱ خط رابط دارد: یک خط ساعت (CLK)، یک خط فرمان (CMD)، هشت خط داده (DAT[7:0]) و یک خط سیگنال استروبِ داده (STR)؛ نوع و شرح هر خط در جدول زیر آمده است.

جدول ۲-۱ تعریف رابط SDMMC

پایهٔ SD/EMMC	نوع	شرح
CLK	خروجی میزبان / ورودی اسلیو	سیگنال ساعت همگام
CMD	دوسویه، Open-Drain	خط سیگنال فرمان/پاسخ؛ کشش بالا الزامی است.
DAT[7:0]	دوسویه، Open-Drain	خط‌های داده؛ دست‌کم DAT0 لازم است. کشش بالا الزامی است.
STR	خروجی اسلیو	سیگنال ساعت بازگشتی؛ برای حالت HS400 به کار می‌رود
VDD	تغذیه	ولتاژ تغذیهٔ هسته (مقدار نوعی 3.3V)
VCCQ	تغذیه	ولتاژ تغذیهٔ ورودی/خروجی (3.3V به 1.8V)
VSS	تغذیه	زمین
RST	ورودی	ریست سخت‌افزاری؛ پیش‌فرض با کشش بالا و ریست در سطح منطقی پایین

◆ ۲.۲ طراحی مدار هسته

- مقاومت کشش بالا: خط‌های CMD و همهٔ خط‌های DAT باید با مقاومت به VDD کشش بالا داده شوند. این الزامِ اجباریِ پروتکل است و برای آن‌که گذرگاه در حالت بیکاری در سطح منطقی بالا بماند و بایاس DC پایدار فراهم شود به کار می‌رود. حتی اگر MCU کشش بالای داخلی داشته باشد، به‌شدت توصیه می‌شود از مقاومت کشش بالای خارجیِ مطمئن‌تر استفاده کنید.
- مدار تغذیه: تغذیهٔ تمیز و پایدار فراهم کنید. پایه‌های تغذیه باید چند خازن موازی برای هزهز (دیکوپلینگ) داشته باشند.



شکل ۲-۱ نمودار سیم‌کشی کارت eMMC


CH32H417QEU6 سه گروه پین نگاشت‌شدهٔ SDMMC فراهم می‌کند و بسته به پکله می‌توان گروه متناظر را برگزید؛ پین‌های SDMMC متناظر با CH32H417 در جدول زیر آمده است.

جدول ۲-۲ پین‌های نگاشت‌شدهٔ SDMMC

کارکرد SDMMC	SDMMC_RM=00 پین‌های نگاشت پیش‌فرض	SDMMC_RM=01 پین‌های نگاشت مجدد	SDMMC_RM=1x پین‌های نگاشت مجدد
SDMMC_STS/SDMMC_CMD	PD2	PD12	PC10
SDMMC_SDCK/SDMMC_SLVCK	PC12	PD11	PC12
SDMMC_STR	PD3	PD10	PC11
SDMMC_D0	PC8	PB13	PD0
SDMMC_D1	PC9	PC9	PD1
SDMMC_D2	PC10	PB10	PD2
SDMMC_D3	PC11	PB11	PD3
SDMMC_D4	PA14	PA14	PD4
SDMMC_D5	PA15	PA15	PD5
SDMMC_D6	PC6	PC6	PD6
SDMMC_D7	PC7	PC7	PD7

۲.۳ راهنمای چیدمان و مسیرکشی PCB

- ۱. مسیرکشی هم‌طول: برای گروه خط‌های سیگنالی DAT[3:0] تفاوت طول مسیرها باید در محدودهٔ 150mil (حدود 3.8mm) نگه داشته شود. در حالت ۸ بیتیِ eMMC بهتر است خط‌های DAT[7:0] نیز هم‌طول‌سازی شوند.
- ۲. اولویت مسیرکشی: خط CLK باید تا حد ممکن کوتاه باشد و از سایر سیگنال‌های پرسرعت و سیگنال‌های آنالوگ دور نگه داشته شود تا تداخل کم شود.
- ۳. سطح مرجع: زیر همهٔ خط‌های سیگنالیِ SDMMC باید سطح زمین کامل به‌عنوان مرجع وجود داشته باشد و از عبور روی مرزبندی‌ها پرهیز کنید.
- ۴. ویا (Via): تعداد ویاها را تا حد ممکن کم کنید؛ در صورت لزوم از ویاهای اندازهٔ کوچک استفاده شود.



شکل ۲-۲ نقشهٔ PCB مسیرکشی هم‌طول ارتباط مستر–اسلیو

بخش ۳

مبانی پروتکل

۳.۱ قالب فرمان

همهٔ قاب‌های فرمان طول ثابت 48 بیتی دارند و قالب آن‌ها به شرح زیر است:

جدول ۳-۱ قالب فرمان

بیت	47	46	45:40	39:8	7:1	0
مقدار	0	1	Index	Argument	CRC7	1
شرح	بیت آغاز	بیت انتقال	شمارهٔ فرمان	پارامتر فرمان	بیت درستی‌سنجی	بیت پایان

◆ ۳.۲ قالب پاسخ

متداول‌ترین پاسخ R1 است (48 بیت) و قالب آن به شرح زیر است:

جدول ۳-۲ قالب پاسخ

بیت	47	46	45:40	39:8	7:1	0
مقدار	0	0	Index	Card Status	CRC7	1
شرح	بیت آغاز	بیت انتقال	شمارهٔ فرمان اصلی	ثبت وضعیت ۳۲ بیتی	بیت درستی‌سنجی	بیت پایان

در ثبت وضعیت ۳۲ بیتی، هر بیت نشانگر یک وضعیت است؛ برای نمونه بیت ۳۱ خطای ADDRESS_OUT_OF_RANGE است و بیت ۸ نشانگر READY_FOR_DATA (بیانگر آمادگی کارت برای انتقال داده).

◆ ۳.۳ قالب بستهٔ داده

داده از طریق خط‌های DAT و به واحد بلوک داده منتقل می‌شود. پیش از هر بلوک داده یک بیت آغاز قرار دارد و پس از محتوای داده، کد درستی‌سنجی CRC16 می‌آید.

خواندن داده (از دستگاه به میزبان):

```
[Start Bit (0)] + [Data] + [CRC16] + [End Bit (1)]
```

نوشتن داده (از میزبان به دستگاه):

```
[Start Bit (0)] + [Data] + [CRC16] + [End Bit (1)]
```

اندازهٔ بلوک داده را می‌توان در زمان مقداردهی اولیه پیکربندی کرد (معمولاً 512 بایت و سازگار با سکتور هارددیسک). در حالت‌های پرسرعتی مانند HS400، داده هم‌زمان روی لبهٔ بالارونده و پایین‌روندهٔ ساعت منتقل می‌شود (DDR).

بخش ۴

توسعهٔ درایور نرم‌افزاری

◆ ۴.۱ پیکربندی مقداردهی اولیه

در پیکربندی مقداردهی اولیهٔ SDMMC، نخست باید GPIOهای مورد استفاده پیکربندی شوند؛ انتخاب پین‌های نگاشت واقعی، سرعت IO و مانند آن.


جدول ۴-۱ پیکربندی مقداردهی اولیهٔ پین‌ها

پایهٔ SD/EMMC	پیکربندی
CLK	حالت میزبان: خروجی چندپلهٔ پوش-پول حالت اسلیو: خروجی چندپلهٔ پوش-پول
CMD	خروجی چندپلهٔ پوش-پول
D[7:0]	خروجی چندپلهٔ پوش-پول (تعداد پین‌ها بسته به پهنای مؤثر دادهٔ پیکربندی‌شده)
STR	خروجی چندپلهٔ پوش-پول (در حالت HS400 در صورت نیاز پیکربندی می‌شود)

گام بعدی، پیکربندی رجیسترهای متناظر SDMMC برای پیاده‌سازی کارکردهای موردنیاز است.

نخست نقش SDMMC را انتخاب کنید؛ برای این منظور RB_SLV_MODE را به حالت میزبان یا اسلیو پیکربندی کنید.

بلافاصله پس از آن، ساعت را پیکربندی کنید. رابط کنترلر دو حالت ساعت فراهم می‌کند: حالت کم‌سرعت و حالت پرسرعت. طبق قاعدهٔ عمومی پروتکل SD، در مرحلهٔ مقداردهی اولیهٔ دستگاه‌های رابط SD از ساعت ارتباط حدود 400KHz استفاده می‌شود تا سازگاری ارتباط بهتری حاصل شود؛ پس از گرفتن اطلاعات پارامترهای دستگاه متصل، بنا بر پیکربندی‌های پشتیبانی‌شدهٔ داخلی آن می‌توان به فرکانس ساعت بالاتری برای ارتباط مهاجرت کرد.



شکل ۴-۱ درخت ساعت SDMMC

بر پایهٔ راهنمای درخت ساعت، ساعت SDMMC از SYSPLL_SEL می‌آید و انتخاب مسیر مطابق رجیستر R16_EMMC_CLK_DIV با RB_EMMC_CLKOE انجام می‌شود:

اگر RB_EMMC_CLKMode = 1 باشد، آن‌گاه SDCLK = SYSPLL_SEL/RB_EMMC_DIV_MASK؛

```
SDCLK = SYSPLL_SEL / RB_EMMC_DIV_MASK
```

اگر RB_EMMC_CLKMode = 0 باشد، آن‌گاه SDCLK = SYSPLL_SEL/RB_EMMC_DIV_MASK/64.

```
SDCLK = SYSPLL_SEL / RB_EMMC_DIV_MASK / 64
```

میزبان پس از پیکربندی بالا، ساعت متناظر را به بیرون ارسال می‌کند؛ ساعت اسلیو مقدار ورودی مستقیم است و نیازی به محاسبهٔ بالا ندارد، اما RB_EMMC_DIV_MASK باید به کمترین مقدار یعنی ۲ پیکربندی شود. ساعت ارتباط از خروجی 200M بیشینه پشتیبانی می‌کند.

با نوشتن ۱ در بیت bit10 رجیستر R16_EMMC_CLK_DIV می‌توان سیگنال ساعت خروجی را به‌صورت فیزیکی وارونه کرد، بی‌آنکه ساعت داخلی کنترلر تغییر کند. این روش می‌تواند تایمینگ ارتباط را تنظیم کند. در حالت SDR می‌توان بیت RB_EMMC_NEGSMP را تغییر داد تا لبهٔ نمونه‌برداری داده عوض شود و به این وسیله تایمینگ ارتباط بهبود یابد.

بنا بر پهنای بیت دادهٔ مورد استفاده در عمل، بیت RB_EMMC_LW_MASK را پیکربندی کنید تا حالت ۱/۴/۸ خطی بر اساس پیکربندی برگزیده شود. طبق قاعدهٔ پروتکل، هنگام مقداردهی اولیهٔ SD/EMMC از حالت تک‌خطی استفاده می‌شود؛ در ارتباط داده، SD معمولاً حالت ۴ خطی و EMMC معمولاً حالت ۸ خطی را انتخاب می‌کند.

اگر لازم است فرستنده–گیرنده ریست شود، می‌توان بیت‌های RB_EMMC_RST_LGC و RB_EMMC_ALL_CLR را ابتدا ۱ نوشت و سپس 0 نوشت. پیش از استفادهٔ عادی از کنترلر باید مطمئن شوید این دو بیت 0 هستند.

برای اینکه ارسال و دریافت داده در ادامه روان باشد، در دورهٔ مقداردهی اولیه RB_EMMC_DMAEN را پیکربندی کنید تا DMA فعال شود. RB_EMMC_TOCNT_MASK را برای تنظیم مهلت پاسخ/داده پیکربندی کنید: * 4194304 * SDCLK RB_EMMC_TOCNT_MASK؛ هرگاه چهار حالت زیر رخ دهد، پرچم وقفهٔ مهلت متناظر برقرار می‌شود:

$$T_{TIMEOUT} = SDCLK * 4194304 * RB_EMMC_TOCNT_MASK$$

- ۱) مهلت مشغول بودن D[0] پس از پاسخ R1b؛
- ۲) هنگام نوشتن بلوک داده، مهلت مشغول بودن D[0] پس از CRC status؛
- ۳) هنگام نوشتن بلوک داده، مهلت انتظار برای CRC status؛
- ۴) هنگام خواندن بلوک داده، مهلت انتظار برای بیت آغاز.

◆ ۴.۲ پیکربندی فرمان

میزبان برای ارسال CMD، EMMC_ARGUMENT (پارامتر)، RB_EMMC_CMDIDX_MASK (شمارهٔ ایندکس ارسالی) و RB_EMMC_RPTY_MASK (نوع پاسخ مورد انتظار) را پیکربندی می‌کند؛ پارامتر پاسخی که اسلیو برمی‌گرداند در رجیستر R32_EMMC_RESPONSE ذخیره می‌شود.

اسلیو هنگام دریافت CMD، پارامتر دریافتی در R32_EMMC_RESPONSE3 و ایندکس دریافتی در R32_EMMC_RESPONSE2 ذخیره می‌شود؛ پارامتر پاسخی که باید به میزبان برگردانده شود باید در EMMC_ARGUMENT نوشته شود.

◆ ۴.۳ پیکربندی داده

در پیکربندی داده، میزبان و اسلیو از شیوهٔ پیکربندی یکسانی پیروی می‌کنند. برای جلوگیری از تصاحب میان خواندن و نوشتن، می‌توان پیش از خواندن و نوشتن، بیت RB_EMMC_DAT0STA رجیستر R32_EMMC_STATUS را بررسی کرد و وضعیت خط دادهٔ D0 را دید و پس از سطح منطقی بالا، عملیات خواندن و نوشتن را آغاز کرد.

۴.۳.۱ حالت تک‌بافر

هنگام ارسال داده، RB_EMMC_MODE_BOOT روی حالت عادی تنظیم می‌شود و جهت انتقال با RB_EMMC_DMA_DIR روی کنترلر به SD قرار می‌گیرد. اندازهٔ انتقال تک‌بلوکی ارسال را با RB_EMMC_BKSIZE_MASK تنظیم کنید (1 تا 2048 بایت)، تعداد کل بلوک‌های انتقال ارسال را با RB_EMMC_BKNUM_MASK تنظیم کنید (1 تا 65535 بلوک) و سرانجام رجیستر R32_EMMC_DMA_BEG1 را پیکربندی کنید و نشانی آغازین بافر ذخیرهٔ داده‌های ارسالی را در آن بنویسید؛ هم‌ترازی 16 بایتی را رعایت کنید و سپس ارسال داده را آغاز کنید.

هنگام دریافت داده، RB_EMMC_MODE_BOOT روی حالت عادی تنظیم می‌شود و جهت انتقال با RB_EMMC_DMA_DIR روی SD به کنترلر قرار می‌گیرد. اندازهٔ انتقال تک‌بلوکی دریافت را با RB_EMMC_BKSIZE_MASK تنظیم کنید (1 تا 2048 بایت)، تعداد کل بلوک‌های انتقال دریافت را با RB_EMMC_BKNUM_MASK تنظیم کنید (1 تا 65535 بلوک) و سرانجام رجیستر R32_EMMC_DMA_BEG1 را تنظیم کنید و نشانی آغازین بافر ذخیرهٔ داده را در آن بنویسید؛ هم‌ترازی 16 بایتی را رعایت کنید و برای دریافت داده در انتظار بمانید.

اگر لازم است از حالت DDR استفاده شود، بر بستر پیکربندی بالا بیت RB_DDR_MODE را فعال کنید.

اگر چند بلوک به‌صورت پیوسته خوانده/نوشته می‌شود، پس از پایان هر بلوک باید مقداری دلخواه در R32_EMMC_WRITE_CONT نوشته شود تا ارسال بلوک بعدی آغاز شود.

در ارتباط مستر–اسلیو، اگر اسلیو در جریان ارسال/دریافت دچار سرریز FIFO داخلی شود، سخت‌افزار به‌طور خودکار بلوک دادهٔ همین ارسال/دریافت را به‌اجبار با خطای CRC درمی‌آورد تا به میزبان اعلام کند انتقال اشکال دارد؛ اسلیو نیز می‌تواند با RB_SLV_FORCE_ERR پاسخ خطای CRC برای بلوک دادهٔ میزبان را اجباری کند.

۴.۳.۲ حالت دوبافر

طبق بند ۴.۳.۱ حالت ارسال و دریافت را پیکربندی کنید و بر بستر آن RB_EMMC_DULEDMA_EN را فعال کنید تا حالت دوبافر روشن شود؛ بیت RB_EMMC_DMATN_CNT را پیکربندی کنید و شمارش بلوکِ جابه‌جایی بافر را تنظیم کنید و رجیستر R32_EMMC_DMA_BEG2 را برای نگه‌داشتن نشانی آغازین بافر دادهٔ دیگر پیکربندی کنید.

۴.۴ تنظیم تایمینگ

در فرکانس‌های بالاتر SDCLK، اگر مقادیر توصیه‌شدهٔ رجیسترهای تنظیم تایمینگ نتواند ارتباط را پایدار کند، کاربر باید توالی tuning نمونه‌برداری گذرگاه را آغاز کند تا نقطهٔ نمونه‌برداری بهتری بیابد.

می‌توان شکل موج نمونه‌برداری داده را با اسیلوسکوپ مشاهده کرد و بر اساس شکل موج رصدشده، تأخیر متناظر را تنظیم نمود. در این حالت از تحلیل‌گر منطقی استفاده نکنید؛ نرخ نمونه‌برداری تحلیل‌گرهای منطقی معمولی دیگر نمی‌تواند شکل موج ارسال/دریافت داده را به‌درستی نمونه‌برداری کند.

نمونه را با حالت ارتباط مستر–اسلیو و میزبانِ ارسال‌کننده و اسلیوِ دریافت‌کننده بررسی می‌کنیم:

- ۱. اگر لبهٔ نمونه‌برداری CLK از دادهٔ مؤثر کندتر باشد:
  سویهٔ میزبان می‌تواند رجیستر R32_EMMC_TUNE_DATO را تنظیم کند و تأخیر خروجی تک‌خط دادهٔ داده را تنظیم

نمود: تأخیر خروجی = RB_TUNNE_DATx_O * 0.1ns؛


سویهٔ اسلیو می‌تواند رجیستر R32_EMMC_TUNE_DATI را تنظیم کند و تأخیر ورودی تک‌خط دادهٔ داده را تنظیم نمود: تأخیر ورودی = RB_TUNNE_DATx_I * 0.1ns.

- ۲. اگر لبهٔ نمونه‌برداری CLK از دادهٔ مؤثر سریع‌تر باشد:


سویهٔ میزبان می‌تواند بیت RB_TUNNE_CLK_O را پیکربندی کند تا خروجی CLK به تأخیر افتد: تأخیر = 0.2ns * RB_TUNNE_CLK_O؛

سویهٔ اسلیو می‌تواند بیت RB_TUNNE_CLK_I را پیکربندی کند تا ورودی CLK به تأخیر افتد: تأخیر = 0.2ns * RB_TUNNE_CLK_I.

با پیکربندی‌های بند ۱ و ۲، بیت‌های دادهٔ مؤثر به‌درستی روی لبهٔ نمونه‌برداری CLK منطبق می‌شوند.



شکل ۴-۲ نمودار تایمینگ حالت SDR



شکل ۴-۳ نمودار تایمینگ حالت DDR

- ۳. اگر لبهٔ نمونه‌برداری CLK از CMD مؤثر کندتر باشد:

سویهٔ میزبان می‌تواند RB_TUNNE_CMD_O را تنظیم کند و تأخیر خروجی CMD را تنظیم نمود: مقدار تأخیر = 0.2ns * RB_TUNNE_CMD_O؛

سویهٔ اسلیو می‌تواند RB_TUNNE_CMD_I را تنظیم کند و تأخیر ورودی CMD را تنظیم نمود: مقدار تأخیر = 0.2ns * RB_TUNNE_CMD_I.

- ۴. اگر لبهٔ نمونه‌برداری CLK از CMD مؤثر سریع‌تر باشد:

سویهٔ میزبان می‌تواند بیت RB_TUNNE_CLK_O را پیکربندی کند تا خروجی CLK به تأخیر افتد: تأخیر = 0.2ns * RB_TUNNE_CLK_O؛

سویهٔ اسلیو می‌تواند بیت RB_TUNNE_CLK_I را پیکربندی کند تا ورودی CLK به تأخیر افتد: تأخیر = 0.2ns * RB_TUNNE_CLK_I.

با پیکربندی‌های بند ۳ و ۴، CMD مؤثر به‌درستی روی لبهٔ نمونه‌برداری CLK منطبق می‌شود.

۴.۵ پیکربندی وقفه

با فعال‌کردن پیکربندی وقفهٔ متناظر می‌توان وضعیت ارسال/دریافت داده/فرمان را به‌موقع بازتاب داد. رجیستر فعال‌ساز وقفه (R16_EMMC_INT_EN) را پیکربندی کنید و وقفه‌های موردنیاز را فعال کنید؛ پس از پایان پیکربندی، تابع NVIC_EnableIRQ(SDMMC_IRQn) را فراخوانی کنید و از وقفهٔ سریع استفاده کنید. سپس می‌توانید بدنهٔ تابع را بنویسید و در وقفه، عملیات متناظر را پردازش کنید.

```
void SDMMC_IRQHandler (void) __attribute__((interrupt("WCH-Interrupt-fast")))

void SDMMC_IRQHandler( void )
{
    If(Interruptflag){
    ......
    ......
    }
Clear Interruptflag;
}
```

پس از پایان پردازش، برای پاک‌کردن پرچم وقفه در رجیستر پرچم وقفه (R16_EMMC_INT_FG) مقدار ۱ نوشته می‌شود.

بخش ۵

نمونهٔ روند درایو eMMC

eMMC چند حالت اجرایی تعریف کرده است. این بخش روند پیکربندی و نکات مهم چند حالت را معرفی می‌کند و جدول زیر برخی ویژگی‌های این حالت‌ها را خلاصه می‌کند.

جدول ۵-۱ حالت‌های eMMC

نام حالت	لبهٔ نمونه‌برداری	ولتاژ IO	پهنای بیت داده	فرکانس ساعت	بیشترین حجم انتقال نظری داده (۸ خط)
سازگار با کارت‌های MMC نسخه‌های پیشین	تک‌لبه	3V/1.8V/1.2V	1, 4, 8	0-26 MHz	26 MB/s
High Speed SDR	تک‌لبه	3V/1.8V/1.2V	1, 4, 8	0-52 MHz	52 MB/s
High Speed DDR	دولبه	3V/1.8V/1.2V	4, 8	0-52 MHz	104 MB/s
HS200	تک‌لبه	1.8V/1.2V	4, 8	0-200 MHz	200 MB/s
HS400	دولبه	1.8V/1.2V	8	0-200 MHz	400 MB/s

◆ ۵.۱ روند پیکربندی High Speed SDR

- ۱. تغذیه با 3.3V برقرار شود و در ابتدا الزاماً فرکانس ≥ 400KHz حفظ گردد.

```
RCC_HB1PeriphClockCmd(RCC_HB1Periph_PWR, ENABLE);
PWR_VIO18ModeCfg(PWR_VIO18CFGMODE_SW);
PWR_VIO18LevelCfg(PWR_VIO18Level_MODE3);
```

با فراخوانی توابع بالا، حالت ولتاژ IO به حالت پیکربندی نرم‌افزاری تغییر می‌کند و سطح منطقی بالای خط‌های داده در زمان مقداردهی اولیه روی 3.3V پیکربندی می‌شود.

بیت RB_EMMC_CLKMode رجیستر R16_EMMC_CLK_DIV را روی حالت کم‌سرعت پیکربندی کنید و مقدار مناسب را در RB_EMMC_DIV_MASK بنویسید تا فرکانس خروجی محاسبهٔ SDMMC از 400kHz کمتر شود. در نمونهٔ برنامه: SYSPLL_SEL روی 600M و RB_EMMC_DIV_MASK روی 0x1F پیکربندی شده است و فرکانس خروجی واقعی SDMMC_CLK = 600M/0x1F/64 = 302kHz است.

- ۲. ارسال پیوستهٔ CMD0 (GO_IDLE_STATE): فرمان ریست سخت‌افزاری را ارسال کنید تا eMMC وارد حالت Idle شود. این فرمان حداکثر 74 دور ارسال پیوسته می‌شود و هرگاه کنترلر بازخورد بدون خطا بدهد، از حلقه خارج می‌شویم.
- ۳. ارسال پیوستهٔ CMD1 (SEND_OP_COND).

  تنظیم پارامتر: Argument = 0x40FF8080

  با ارسال پیوسته، ولتاژ کاری (3.3V/1.8V) و توانایی‌های میزبان مذاکره می‌شود. هنگامی‌که بیت مساوی 1ِ پاسخ R3 بالا رفت، از حلقه خارج می‌شویم.
- ۴. ارسال CMD2 (ALL_SEND_CID): در انتظار پاسخ R2 بمانید و CID کارت را بگیرید.

جدول ۵-۲ اطلاعات CID

نام	پهنا	برش CID
Manufacturer ID	8	[127:120]
Reserved	6	[119:114]
Device/BGA	2	[113:112]
OEM/Application ID	8	[111:104]
Product name	48	[103:56]
Product revision	8	[55:48]
Product revision	32	[47:16]
Manufacturing date	8	[15:8]
CRC7 checksum	7	[7:1]
not used, always "1"	1	[0:0]

- ۵. ارسال CMD3 (SET_RELATIVE_ADDR): به کارت نشانی نسبی (RCA) اختصاص می‌دهد. در نمونهٔ برنامه RCA روی 0x1A86 پیکربندی شده است و پارامتر فرمان، RCA<<16 تنظیم می‌شود: Argument = 0x1A860000.

- ۶. ارسال CMD9 (SD_CMD_SEND_CSD): گرفتن اطلاعات CSD کارت.
  تنظیم پارامتر: Argument = RCA<<16 و در انتظار داده‌های برگشتی متناظر بمانید.

- ۷. ارسال CMD7 (SELECT_CARD): کارت هدف را از طریق RCA انتخاب کنید تا وارد حالت انتقال (Transfer State) شوید.

- ۸. ارسال CMD8 (SEND_EXT_CSD)
  برای خواندن ثبت Ext_CSD به اندازهٔ 512 بایت به کار می‌رود؛ برای جزئیات به «Embedded Multi-Media Card (5.1) Electrical Standard (e•MMC)» صفحهٔ P173 مراجعه کنید.
  بازبینی مهمِ میدان DEVICE_TYPEG [196]: انواع حالت‌های پشتیبانی‌شده؛ برای آن‌که معلوم شود در ادامه می‌توان برای سرعت بیشتر خواندن/نوشتن، حالت را تغییر داد یا نه.
  بازبینی میدان CMD_SET_REV [189]: نسخهٔ پروتکل eMMC پشتیبانی‌شده.
  بازبینی میدان SEC_COUNT [215:212]: تعداد بلوک‌های کارت eMMC.
  بازبینی میدان DATA_SECTOR_SIZE [61]: ظرفیت هر بلوک؛ معمولاً 512B.
  از تعداد بلوک‌ها و ظرفیت هر بلوک می‌توان ظرفیت کل کارت eMMC را محاسبه کرد: SEC_COUNT * DATA_SECTOR_SIZE

- ۹. ارسال فرمان تغییر حالت CMD6 (SWITCH_FUNCTION):
  تنظیم پارامتر: Argument = 0x03B70200
  عملکرد فرمان بالا آن است که به کارت eMMC اعلام شود انتقال به حالت ۸ خطی تغییر یابد. (اگر از حالت ۴ خطی استفاده می‌کنید، فرمان را می‌توان به Argument = 0x03B70100 تغییر داد)
  در این هنگام کنترلر SDMMC را نیز جابه‌جا کنید؛ بیت RB_EMMC_LW_MASK رجیستر R16_EMMC_CONTROL را به‌گونه‌ای پیکربندی کنید که فرستنده–گیرنده از D[7:0]، یعنی ۸ خط داده استفاده کند. (در حالت ۴ خطی، RB_EMMC_LW_MASK نیز به‌گونه‌ای مشابه روی ۴ خط تنظیم می‌شود)

- ۱۰. ارسال فرمان تغییر حالت CMD6 (SWITCH_FUNCTION):
  تنظیم پارامتر: Argument = 0x03B90100
  0x03 = [31:24]: حالت دسترسی (نوشتن Ext_CSD)
  0xB9 = [23:16]: ثبت هدف (HS_TIMING)
  0x01 = [15:8]: مقدار نوشته‌شده (0x01 = حالت HS)
  پیکربندی حالت High Speed SDR کامل می‌شود. پس از پیکربندی می‌توان دوباره Ext_CSD را خواند و بررسی کرد که مقدار متناظر واقعاً تنظیم شده است.

- ۱۱. ساعت کنترلر SDMMC را از فرکانس اولیه (400KHz) به 52MHz ارتقا دهید.

پس از انجام روند بالا می‌توان داده‌ها را به‌طور عادی ارسال و دریافت کرد.

◆ ۵.۲ روند پیکربندی High Speed DDR

حالت نمونه‌برداری دولبهٔ کم‌سرعت می‌تواند نرخ انتقال را دو برابر کند. با پیش‌شرطِ انجام روند بند ۵.۱، فرمان تغییر حالت CMD6 (SWITCH_FUNCTION) را ارسال کنید؛ تنظیم پارامتر: Argument = 0x03B70600؛ به کارت eMMC اعلام می‌شود که به حالت DDR با انتقال ۸ خطی، یعنی حالت High Speed DDR تغییر یابد. توجه: پیکربندی حالت DDR تنها زمانی ممکن است که مقدار HS_TIMING برابر ۱ باشد. (شامل DDR چهارخطی با Argument = 0x03B70500)

◆ ۵.۳ روند پیکربندی HS200

بر بستر حالت High Speed SDR بند ۵.۱، اگر بخواهیم سرعت را باز هم بالاتر ببریم، باید پیکربندی را به پایین‌تر ادامه دهیم (به پیش‌شرط «پشتیبانی از حالت‌های پرسرعت‌تر» که در بند ۸ از بند ۵.۱ گفته شد):

- ۱. ولتاژ IO را به 1.8/1.2V تغییر دهید؛ برای این کار باید به دفترچهٔ eMMC مراجعه شود تا ولتاژهای قابل پیکربندی دیده شود.

  در نمونهٔ برنامه ولتاژ به 1.8V تغییر می‌کند: ;(PWR_VIO18Level_MODE1)PWR_VIO18LevelCfg

- ۲. ارسال فرمان تغییر حالت CMD6 (SWITCH_FUNCTION):

  تنظیم پارامتر: Argument = 0x03B90200

  0x03 = [31:24]: حالت دسترسی (نوشتن Ext_CSD)

  0xB9 = [23:16]: ثبت هدف (HS_TIMING)

  0x02 = [15:8]: مقدار نوشته‌شده (0x02 = حالت HS200)

  پیکربندی حالت HS200 کامل می‌شود. پس از پیکربندی می‌توان دوباره Ext_CSD را خواند و بررسی کرد که مقدار متناظر واقعاً تنظیم شده است.

- ۳. ساعت کنترلر SDMMC را جابه‌جا کنید.

  در نمونهٔ برنامه، بیت RB_EMMC_CLKMode رجیستر R16_EMMC_CLK_DIV روی حالت پرسرعت پیکربندی می‌شود؛ اگر SYSPLL_SEL روی 600M و RB_EMMC_DIV_MASK روی 0x3 پیکربندی شده باشد، خروجی SDMMC_CLK روی 200MHz قرار می‌گیرد.

- ۴. CMD21 (Send Tuning Block) را ارسال کنید و سپس حالت دریافت را پیکربندی کنید تا داده‌های 128B دریافت شود؛ این داده را با الگوی «Tuning block pattern for 8 bit mode» در صفحهٔ P53 سند «Embedded Multi-Media Card (e•MMC) Electrical Standard (5.1)» مقایسه کنید؛ اگر یکسان بود، تایمینگ حالت بهینه است، در غیر این صورت طبق بند ۴.۴ تنظیم کنید تا داده‌ها به‌درستی منطبق شوند.

◆ ۵.۴ روند پیکربندی HS400

بر بستر بند ۵.۳ می‌توان سرعت را بار دیگر دو برابر کرد و وارد حالت HS400 شد؛ مطابق پیکربندی زیر:

- ۱. SDMMC_CLK را به زیر 52M پایین بیاورید و وارد حالت High Speed DDR شوید؛ جزئیات روند در بند ۵.۲ آمده است.

- ۲. ارسال فرمان تغییر حالت (SWITCH_FUNCTION) CMD6:

  تنظیم پارامتر: Argument = 0x03B90300

  [31:24]: حالت دسترسی (نوشتن Ext_CSD) = 0x03

  [23:16]: ثبت هدف (HS_TIMING) = 0xB9

  [15:8]: مقدار نوشته‌شده (0x03 = حالت HS400) = 0x03

- ۳. سرعت را دوباره به 200MHz ارتقا دهید و تایمینگ را طبق بند ۴ از بند ۵.۳ تنظیم کنید.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول تاریخچه تاریخچهٔ نسخه‌های سند اصلی AN22000

تاریخ	نسخه	شرح تغییرات
2025/09/15	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول واژگان واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
CH32H417	میکروکنترلر همگانی‌منظورهٔ میان‌بسته بر پایهٔ دو هستهٔ Qingke RISC-V5F و RISC-V3F با کنترلر میزبان SDMMC سازگار با eMMC و ساعت تا 200MHz
eMMC	کارت چندرسانه‌ای میان‌بسته؛ NAND Flash و کنترلر در یک پکلهٔ BGA با رابط استاندارد MMC و رابط دستگاه بلوکی شبیه کارت SD
SDMMC	استاندارد رابط گسترش‌یافتهٔ SD؛ در این سند، کنترلر میزبان SD/EMMC داخل CH32H417 که حالت میزبان و اسلیو دارد

واژه	یعنی چه؟
CMD / RSP	خط فرمان دوسویهٔ میزبان–کارت برای انتقال فرمان‌ها و پاسخ‌ها؛ قالب فرمان و متداول‌ترین پاسخ R1، هر دو 48 بیتی ثابت‌اند
DAT[7:0] / STR	هشت خط دادهٔ دوسویه (دست‌کم DAT0 الزامی است) و خط استروبِ بازگشتی که فقط برای حالت HS400 به کار می‌رود
RCA	نشانی نسبی کارت (Relative Card Address)؛ در جریان مقداردهی اولیه توسط میزبان اختصاص می‌یابد و برای آدرس‌دهی‌های بعدی به کار می‌رود
CID / CSD	شناسهٔ یکتای کارت شامل سازنده، شمارهٔ سری و… / ثبت ویژگی‌های کارت مانند ظرفیت، اندازهٔ بلوک و بیشترین سرعت انتقال
OCR	ثبت شرایط عملکرد (Operating Conditions Register)؛ دامنهٔ ولتاژ و حالت‌های پشتیبانی‌شدهٔ کارت
EXT_CSD	ثبت پیکربندی گسترش‌یافتهٔ 512 بایتی که با CMD8 خوانده می‌شود؛ میدان‌هایی مانند DEVICE_TYPE، HS_TIMING ،SEC_COUNT
CMD6 / SWITCH_FUNCTION	فرمان تغییر حالت؛ با نوشتن میدان‌های EXT_CSD گذار به High Speed، High Speed DDR، HS200 یا HS400 انجام می‌شود
RB_EMMC_CLKMode	بیت انتخاب حالت ساعت در رجیستر R16_EMMC_CLK_DIV؛ مسیر SYSPLL_SEL/RB_EMMC_DIV_MASK یا همراه با تقسیم اضافی 64
SDR / DDR	انتقال با نرخ دادهٔ تکی روی یک لبهٔ ساعت / انتقال با نرخ دادهٔ دوگانه روی لبه‌های بالارونده و پایین‌رونده
Tuning	توالی تنظیم نقطهٔ نمونه‌برداری گذرگاه با CMD21 و تأخیرهای 0.1ns/0.2ns رجیسترهای R32_EMMC_TUNE_* در فرکانس‌های بالای SDCLK



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN22000 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۲۳

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com